加法器在verilog里实际上很简单，就是一个+号，如果设计对性能或者面积要求不大，也就写一个＋了。
但是设计进入深水区后，仅仅用加号就显得比较粗暴，比如搞ALU的那帮人。
此处我们对加法器做一个介绍，不深入，讲讲原理，至少需要优化的时候知道方向。
lets go. 1.从全加器讲起既然要遭多bit加法器，自然而然，先要做出单bit寄存器。
所谓全加器，有三个输入端口，两个输出端口。
A, B是数，Cin是输入的进位，S是结果，Cout是输…。
广西可以摆烂吗？
中餐炒菜那么好吃，为什么欧美人不学去？
为什么感觉淘宝现在不如拼多多了？
《葫芦兄弟》中七个葫芦娃谁的能力在现代用处更大？
如何评价理想汽车李想微信聊天记录曝光，并称「特斯拉以一种最初级的办法赢了所有对手」？
隆基绿能创始人称「十年后光伏转换效率有望达到 35%」，这个数字说明了什么？中国光伏行业发展现状如何？
组nas一定要TDP低的cpu吗？
为什么微软还没有倒闭？
大众对攀岩运动有哪些误解？
哪种局域网传输软件比较好？
电话：
座机：
邮箱：
地址：
